摩爾的法律指出，最低組件成本的複雜性每兩年增加兩倍 - 而且在近50年內，英特爾聯合創始人戈登·摩爾（Gordon Moore）一直是正確的。然而，近年來，這種老化的理論並沒有看起來如此樂觀，而且英特爾自己的10NM流程已經成為長期以來的事情。但是，可能還有另一種具有自己陷入困境的歷史的技術，最終可能會挽救這一老化法律的一天：極端的紫外線光刻或EUV。
EUV是一個革命性的新生產過程，它將允許下一代7NM CPU生產提供更高的收益率，較低的複雜性和可能降低成本。多年來，這一直是芯片製造商的聖杯，即將成為真正的現實。
很容易忽略進入最佳AMD和英特爾處理器的巨大和令人難以置信的工作。這些新購買的CPU或圖形卡底部的腳註通常不會得到適當的關注，但是那些很小的數字（14nm，16nm，22nm）代表了計算時代的整個時間表。這些製造過程節點在1965年經過一項法律的節奏之後，在一些非常非常聰明的人的思想中一直在腦海中。
前英特爾首席執行官布萊恩·克爾扎尼奇（Brian Krzanich公司戰略聲明，“英特爾將自信地利用其價值。法律說，我們可以以大約固定的成本縮小大約50％的晶體管尺寸，從而以相同的成本驅動晶體管的兩倍（或相同數量的晶體管以一半的成本）。”
但是，這過度簡化了使您的大規模生產的PC組件達到今天的大小所需的岩石道路。無論大小如何英特爾咖啡湖CPU，為您的12nmAMD Ryzen 2今年的芯片，甚至7nmZEN 2處理器- 在一個恰當地命名為193nm的沉浸式光刻的過程中，必須用193nm的紫外線將所有這些都消失。為什麼193nm？好吧，隨著波長較短，它會變得有些棘手，以便使用沒有被氣氛本身吸收的光（EUV必須繞過它），或者會導致意外行為。
圖片來自ourworldindata.org
不要驚慌，有些特別聰明的人已經通過實施許多過程步驟，掩蓋，多理想和巧妙的光學技巧來跳躍光波長的障礙一組問題。
頂級芯片：查看最好的CPU今天可用
濃密芯片的成本最終將超過我們當前軌蹟的好處，並且隨著當前的製造技術的耗盡，新的過程節點變得越來越頻繁 - 同樣明顯英特爾最近的10nm架構延遲。英特爾的最後一位首席執行官，布萊恩·克爾扎尼奇（Brian Krzanich）已經擴展了英特爾的軌跡在2015年中期的收益電話中，大約在英特爾還將tick腳節奏從窗外扔出去，以打擊過程節點進度的放緩。
克爾扎尼奇在收入電話中說：“最後兩種技術過渡表明，今天的節奏比兩年都接近2。5年。” “為了解決這個節奏，在2016年下半年，我們計劃引入第三個14NM產品，代號為Kaby Lake，建在Skylake Microharchituction的基礎上，但具有關鍵的性能提高。然後，在2017年下半年，我們預計將推出我們的第一個10nm產品，即代號CannonLake。”
正如當今貨架上的14nm ++英特爾咖啡湖加工機所證明的那樣，事實證明，它比Krzanich期望在2015年期望繼續以穩定的速度繼續處理節點開發更加困難。克爾扎尼奇最近解釋說，在公司第1季度的2018年收益電話中，10nm產品中的延遲部分是因為“這是“這是最後一項與沒有EUV和多案的數量以及該缺陷的影響相關的技術”。
簡而言之：這只是不值得製作密集的芯片，而且這樣做變得越來越困難。由於光波長與它們所概述的晶體管相比，生產芯片所需的步驟增加了數量和復雜性。將193nm的波長降低到7nm需要很多巧妙的騙局才能工作 - Glofo CTO，Gary Patton，甚至在接受采訪時，它甚至遠至7nm浸入式光刻是“極限運動”IEEE光譜。
反過來，這增加了在每種產品上花費的時間和金錢。不僅如此，而且製造過程越複雜，出現問題的可能性就越高，隨後，Fab的產量越低。您可以想像，當您計劃為大型大型計算市場生產整個CPU架構時，這並不是太好了，而沒有激怒股東。
幸運的是，EUV Tech準備節省一天。理論上，至少。還沒有到達那裡，但是我們會做到這一點。由TSMC，Globalfouldries，Intel和Samsung在內的最大的鑄造廠（由Lead EUV支持者和Fab製造商ASML支持）正在緩慢但肯定地建立EUV製造單元，以保持密度競爭力，並延遲恆定節點縮水的財務懸崖邊緣A更長的時間。您可能想像的，這是英特爾由於10nm的痛苦而特別擔心前進道路的事情……對不起，痛苦不斷。但是，英特爾不存在於真空中，而其他工廠肯定會遲早開始遇到明顯的麻煩。
那麼它如何工作？在非電信工程gibberish，euv或極端紫外線中，僅利用僅13.5nm的波長來起作用 - 這是從今天用於生產計算機芯片的193nm光線下的巨大步驟。這意味著Fabs可以減少將芯片設計縮小到尺寸所需的光學騙局，從而沿此過程中刪除了一些多門步驟，理想情況下，可以節省金錢，時間和增加產量。 ASML相信未來的7NM沉浸印刷版將需要34個步驟，而7nm使用EUV只需要九個。
那麼EUV是所有芯片工廠地板的未來嗎？是，否。
由於幾個原因，我們在遊戲PC中仍然沒有完全EUV芯片，並且他們已經在皮帶上保持了EUV的一段時間。首先，EUV鬥爭的一件事是力量。它需要目前無法獲得250瓦的EUV來源。沒有足夠強大的來源，EUV將無法滿足其實現財政意義所需的生產目標 - 儘管他們說的是他們要接近現場準備。延誤EUV準備大規模生產的延誤導致許多大型晶圓廠（例如TSMC和Glofo）依靠傳統方法來進行7NM工藝 - 以前吹捧為EUV會發光的過程節點。
其次，EUV可能需要顆粒。這些薄膜覆蓋了生產過程中的光掩膜（概述了CPU設計的模板），並保護任何不需要的顆粒免於將“印刷”設計破壞到矽上。如果EUV晶圓廠全面運行，則單個灰塵顆粒每小時可能會影響125個矽晶片，並且隨著技術的改善而有可能更多。
對於希望採用光刻的鑄造廠來說，確保顆粒不會破裂是另一個擔心，並且更健壯的顆粒證明很難製造。至少對於邏輯製造，CPU和GPU，很可能是必要的。如果需要，晶圓廠可以拋棄顆粒，但這需要一些嚴重的清潔室協議。幸運的是，對於便利的記憶生產而言，它具有一些冗餘，並且需要更少的光掩模更改，因此昂貴的顆粒可能不是必需的。
同樣，EUV還需要真空才能發揮作用，以使EUV光顆粒本身不會吸收 - 但這並不難得多。
但是，這對EUV的未來並不是不利的。正如TSMC概述的那樣，其未來計劃將在其7NM節點上利用EUV。因此，AMD的未來CPU和圖形卡可能會在Zen 3 CPU體系結構時可能會使用EUV，儘管Navi可能有些希望，但GCN-不可思議的架構可能會利用NAVI的NAVI可能會使用EUV技術。所有AMD的路線圖最終都導致EUV。TSMC還確認了2019年某個時候在EUV上的5nm流程節點。
據說三星在EUV中投入了最大的投資，也有傳言說英特爾的採用率很高 - 據說是為新興技術籌集大量資金2020年7nm EUV節點。英特爾堅持認為，它的晶體管比其他所有人都比其他所有人都更加密集誰比誰更密集。
隨著ASML為EUV提高生產率水平，並解決了在2018年其餘剩餘時間內，預計EUV的大規模生產，推出和實施EUV的一些關鍵障礙將增長，並有所增長ASML預計將在2018年兩次貨物，並於2019年開始達到全面製造。
但是真正的問題是，對我們普通人是否會更便宜？起初，EUV的真正成本受益可能只會影響半導體製造商的底線。這些新的euv晶圓廠不便宜，實際上它們花了1.19億美元流行， 和僅在2018年，矽價格預計將上漲20％。哎呀，這是摩爾的第二個且鮮為人知的法律。不幸的是，與美國愛好者相比，與渴望強力的處理器相比，實際上，事物互聯網和ASIC芯片的真正蓬勃發展的籌碼市場可能會受益於快速和廉價的芯片生產。
但是，隨著技術的成熟，收益率將上升，製造時間和成本將下降，可能會導致更便宜的籌碼對更廣泛的處理器市場中的遊戲玩家的敲門效果。
也就是說，只要另一種方法不會首先使晶體管密度難題無效。這就是3D設備架構進入場景的地方。我們最近聽到TSMC談論自己的矽堆積技術，哇（這就是這個名字，但我也給我留下了深刻的印象），有可能允許多個軟件包通過使用TSV（通過Silicon Vias）佔據一個包裝大小的足跡。但是，它們並不是唯一應用自由芯片堆疊來解決密度問題的人 - 閃存多年來一直使用這種技術，而且還有英特爾自己的異質性EMIB（嵌入式多-DIE互連橋）用於混合和匹配完全不同的芯片和過程的技術。
摩爾甚至談到了從較小的組件和“互連”回到他的較大芯片的潛力原始1965年紙，允許製造商“在迅速和經濟上構建各種設備”。現在，這是遠見。
因此，也許EUV將有助於挽救摩爾定律的時間更長的時間，理想情況下在半導體芯片比以往任何時候都便宜的時代。然而，EUV似乎暫時與當前的浸入式技術一致，並且與另外3D邏輯芯片堆疊開發相吻合，以將盡可能多的晶體管包裝在一個屋頂下。
至少，直到量子計算達到質量生產並將古典計算機變成基本過去的遺物為止。
